

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-256843

(43)Date of publication of application : 25.09.1998

(51)Int.Cl.

H03F 3/217  
H03M 3/02

(21)Application number : 10-036925

(71)Applicant : HEWLETT PACKARD CO &lt;HP&gt;

(22)Date of filing : 19.02.1998

(72)Inventor : SU DAVID

(30)Priority


Priority number : 97 811090 Priority date : 03.03.1997 Priority country : US

## (54) LINEAR AMPLIFYING DEVICE AND METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To perform the linear amplification of a high frequency input signal with high efficiency by using two different amplifying paths, i.e., an amplitude amplifying path for the amplitude component of the high frequency input signal and a phase amplifying path for the phase component.

SOLUTION: A clocked difference detector 23 and a quantizer 24 collectively generate the digital bit streams showing the amplitude components of high frequency input signals. The signal sent from an envelope detector 22 and the feedback signal sent from a gain/attenuation stage give the differential input to the detector 23, and the difference is detected between the output signal of the detector 22 and the feedback signal. The detector 23 and the quantizer 24 decide to collectively add 1 or 0 to the digital bit stream according to whether the code of a differential signal, i.e., the feedback signal is larger or smaller than the output of the detector 22. Thus, the amplification amplitude signal produced by a delta modulation amplifier accurately and linearly traces the amplitude component of the high frequency input signal.



## LEGAL STATUS

[Date of request for examination] 20.02.1998

[Date of sending the examiner's decision of rejection] 05.10.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3207153

[Date of registration] 06.07.2001

[Number of appeal against examiner's decision of rejection] 11-20179

[Date of requesting appeal against examiner's decision of rejection] 17.12.1999

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

**THIS PAGE BLANK (USPTO)**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-256843

(43) 公開日 平成10年(1998) 9月25日

(51) Int.Cl.<sup>8</sup>

識別記号

F I

H 0 3 F 3/217

H 0 3 F 3/217

H 0 3 M 3/02

H 0 3 M 3/02

審査請求 有 請求項の数 6 O L (全 9 頁)

(21) 出願番号 特願平10-36925

(22) 出願日 平成10年(1998) 2月19日

(31) 優先権主張番号 8 1 1, 0 9 0

(32) 優先日 1997年 3 月 3 日

(33) 優先権主張国 米国 (U S)

(71) 出願人 590000400

ヒューレット・パッカード・カンパニー

アメリカ合衆国カリフォルニア州パロアル

ト ハノーバー・ストリート 3000

(72) 発明者 デビッド・スー

アメリカ合衆国カリフォルニア州マウンテ

ン・ビュー セイント・エミリオン・コー

ト 431


(74) 代理人 弁理士 上野 英夫

(54) 【発明の名称】 線形増幅装置および方法

(57) 【要約】

【課題】 MOSのような低コストのプロセスを利用して製作することができ、高周波入力信号を高い線形性で増幅することのできる、高効率の高周波増幅器を提供する。

【解決手段】 本発明の一実施例によれば、高周波電力増幅器の振幅成分を増幅するのに、包絡線除去および復元 (E E R) を使用したデルタ変調振幅増幅器が用いられる。デルタ変調増幅器は、パルス幅変調に基づく従来のアプローチよりも非線形性の量をより少なくする。開示された技術は、たった2個の外部素子、すなわち、インダクタおよびキャパシタを伴う標準のMOS技術においてスイッチキャパシタ回路を用いて実施することができる。



BEST AVAILABLE COPY

**【特許請求の範囲】**

【請求項1】高周波入力信号の位相成分を増幅して高周波出力信号を発生する位相出力段と、

前記位相出力段の電源として接続され、デルタ変調により前記高周波入力信号の振幅成分を増幅して、前記高周波出力信号を振幅変調する増幅増幅信号を発生するデルタ変調増幅増幅器と、  
を備えて成る高効率線形高周波電力増幅器。

【請求項2】前記高周波入力信号が振幅変調／位相変調信号を有し、

前記電力増幅器が、

前記高周波入力信号を位相成分と振幅成分とに分解する分解手段と、

前記位相成分と振幅成分とを個別に増幅する個別増幅経路と、

をさらに備えて成ることを特徴とする請求項1に記載の電力増幅器。

【請求項3】前記高周波入力信号を受信するよう結合され、該高周波入力信号から位相成分を取り除くための包絡線検出器手段をさらに備えて成ることを特徴とする請求項1に記載の電力増幅器。

【請求項4】前記デルタ変調増幅増幅器が、

前記高周波入力信号の包絡線を検出する包絡線検出手段と、

前記高周波出力信号から得られたフィードバック信号の包絡線を検出するフィードバック包絡線検出手段と、

前記高周波入力信号の包絡線と前記フィードバック信号の包絡線との差の符号に依存する状態をそれぞれ有するビット・ストリームを発生するためのクロック差分検出器手段と、

前記デジタル・ビット・ストリームを電流増幅する非線形増幅器手段と、

前記非線形増幅器手段によって出力された前記デジタル・ビット・ストリーム出力を復号することによって、前記増幅増幅信号を生成するローカル・デコーダ手段と、

を備えて成ることを特徴とする請求項1に記載の電力増幅器。

【請求項5】効率よくかつ高い線形性で高周波電力を増幅する方法であって、

デルタ変調を利用して高周波入力信号の振幅成分を増幅し、増幅増幅信号を発生するステップと、

前記高周波入力信号の位相成分を増幅して位相変調された高周波出力信号を発生するステップと、

前記増幅増幅出力信号を使って前記位相変調された高周波出力信号を振幅変調し、振幅と位相とが変調された高周波出力信号を生成するステップと、

を備えて成る方法。

【請求項6】デルタ変調を利用して増幅する前記ステップが、

前記高周波入力信号の包絡線と前記高周波出力信号から得られるフィードバック信号の包絡線とを検出するステップと、

前記検出ステップにおいて検出された前記フィードバック信号の包絡線と前記高周波入力信号の包絡線との差の符号に依存する状態を各ビットが有するデジタル・ビット・ストリームを発生する段階と、

前記デジタル・ビット・ストリームをローカルに復号して前記増幅増幅信号を生成するステップと、  
を備えて成ることを特徴とする請求項5に記載の方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、電力増幅器に関する。本発明は、特に、電力増幅器を線形化する方法および装置に関する。

【0002】

【従来の技術】携帯型装置によって使用される電力のうち最も多量の電力は、通常、高周波電力増幅器が消費するため、増幅器の効率は、携帯型送信機などの携帯型装置のバッテリーの寿命に大きく影響する。したがって、携帯型送信機には、効率のよい電力増幅器がきわめて望ましい。効率のよいC級、D級、E級およびF級の電力増幅器は、一定振幅の出力しか生成できない。しかし、最近の多くの送信機の設計は、所定のチャンネル帯域幅におけるデータ転送速度を最大にするために振幅が一定でない高周波出力を必要とする。

【0003】適切な線形高周波増幅器はガリウムヒ素デバイスを使って製造することができる。しかし、ガリウムヒ素デバイスは、現在、多くの用途では高価すぎると考えられている。MOSは、その低い製造コストと高い歩留りのために半導体デバイスの製造プロセスには好ましいが、従来、高効率の増幅器を実現するために使用するには線形性が十分でないため、線形高周波増幅器の製造には適していなかった。そのような低い線形性は、増幅器の出力信号に大きなひずみを生じさせる。当技術分野においては、線形でかつ効率のよい電力増幅器を実現するために様々な線形化の方式が提案されてきた。

【0004】従来の線形電力増幅器の設計には、一般に、効率と線形性との間にトレードオフがある。極性変調は、高周波電力増幅器において線形性と高効率とを同時に実現する、当技術分野で周知の技術である。また、極性変調は、包絡線除去および復元（EER: envelope elimination and restoration）としても知られている。この手法では、高周波入力信号をその極性成分（すなわち位相と振幅）に分解する。これらの極性の2つの成分が別々に増幅され、再結合されて、増幅された線形高周波出力信号が生成される。高周波入力信号の位相成分は、通常、効率を高めるように最適化された一定振幅の増幅器によって増幅される。高周波入力信号の振幅すなわち包絡線成分は、通常、少なくとも定振幅増幅器の

出力段の電源として働くスイッチング・モード電源によって増幅される。

【0005】極性変調の利用に関する様々な手法は、L. Kahnによる論文「Single-Sided Transmission by Envelope Elimination and Restoration」、Proc. IRE、1952年7月、pp.803～806、およびM. Koch、R. Fisherによる論文「a High-Frequency 835MHz Linear Power Amplifier for Digital Cellular Telephony」、39th IEEE Vehicular Technology Conference、1989年5月3日、に記載されている。

【0006】図1は、前述の包絡線除去および復元技術を使用した従来の高周波増幅器のブロック回路図である。図1に示した増幅器において、最初に、高周波入力信号12がその極性成分に分解される。これらの極性成分は、一定振幅の信号の位相と、低周波包絡線信号の振幅を含む。位相成分と振幅成分は、それぞれ経路15および11に沿って別々に増幅される。次に、位相成分と振幅成分が再結合され、線形に増幅された高周波出力信号19が生成される。

【0007】位相成分は、リミッタ16によって高周波入力信号から抽出され、非線形の前置増幅器17と高効率でかつ非線形の位相出力段18とを含む効率の高い一定振幅の増幅器によって増幅される。振幅成分は、チャネル帯域幅に相当する帯域幅を有し、高周波入力信号から包絡線検出器13によって抽出され、線形ベースバンド増幅器14によって増幅される。効率を最大にするため、線形ベースバンド増幅器14はその出力段としてD級増幅器を有するスイッチング・モード電源を使って実施される。

【0008】現在のスイッチング・モード電源はパルス幅変調を利用して実現されている。そのような電源の出力は、マーク/スペース比率が高周波入力信号の振幅成分を表わす矩形波である。しかし、パルス幅変調を利用して振幅成分を増幅すると、高周波出力に相互変調ひずみが生じる。したがって、MOSのような低コストのプロセスを利用して作製することができ、高周波入力信号の線形増幅を提供する高効率の高周波増幅器を提供することが望ましい。

【0009】

【発明が解決しようとする課題】本発明は、高周波入力信号の線形増幅を提供する高効率の高周波増幅器を提供することを目的とする。

【0010】

【課題を解決するための手段】本明細書で説明する高周波電力増幅器は、2つの個別の増幅経路、すなわち高周波入力信号の振幅成分用の振幅増幅経路と、高周波入力信号の位相成分用の位相増幅経路とを有する。増幅器の位相増幅経路は、好ましくは高効率のD級、E級またはF級の出力段である位相出力段を含む。振幅増幅経路

は、振幅成分を増幅するデルタ変調振幅増幅器を含む。デルタ変調振幅増幅器は、クロック差分検出器、効率は高いが非線形のD級増幅器、低域フィルタなどのローカル・デコーダ、および負帰還経路を含む。D級増幅器の出力は、ローカル・デコーダを介して位相出力段の電源入力端子に加えられ、位相出力段によって生成された高周波出力信号を振幅変調する。

【0011】負帰還経路は、高周波電力増幅器によって生成された高周波出力信号を、減衰器と包絡線検出器を介してクロック差分検出器に供給する。減衰器は、デルタ変調振幅増幅器の利得を設定する。負帰還ループは、デルタ変調変換増幅器と位相出力段の非線形性に起因する高周波入力信号の振幅成分と高周波出力信号の振幅成分の間との差を修正する。

【0012】デルタ変調振幅増幅器のD級増幅器の出力は、高周波入力信号の振幅成分を表わす2レベルの波形である。ローカル・デコーダは、D級増幅器の出力信号から高周波入力信号の振幅成分を抽出し、得た増幅振幅成分を位相出力増幅器の電源入力端子に加える。振幅成分の増幅は、負帰還経路によって線形化される。

【0013】

【実施例】本発明は、図1と関連して前述した極性変調の概念に部分的に基づく、効率がよく線形性が高い高周波電力増幅器を提供する。本発明の好ましい実施形態は、高周波入力信号の一定振幅の位相成分を増幅する位相増幅経路を含む。位相増幅経路は、C級出力段、D級出力段、E級出力段の形、またはF級出力段を含むこともある、高効率で非線形の位相出力段を含む。印加電源電圧を線形にたどる出力振幅をもつ高効率の電力増幅器を使用することができる。高周波入力信号の振幅成分は、固有で効率のよいデルタ変調振幅増幅器が振幅成分を増幅する個別の振幅増幅経路で増幅される。デルタ変調振幅増幅器の出力段は、位相出力段に電源電圧を提供する、高効率で非線形のD級増幅器であることが好ましい。デルタ変調振幅増幅器によって増幅された振幅成分出力は、位相出力段の電源電圧を変更することによって、位相出力段により生成された高周波出力信号を振幅変調する。

【0014】従来技術の極性変調システムによって使用されるパルス幅変調方式は、デルタ変調振幅増幅器を利用して生成される高周波出力信号よりも線形性に劣る高周波出力信号を生成する。したがって、本発明は、効率は同じであるがパルス幅変調よりも歪みが実質的に小さい変調方式を提供する。

【0015】図2は、本発明によるデルタ変調振幅増幅器20の実施形態の概略的なブロック回路図である。図に示したデルタ変調振幅増幅器は、図1に示したような極性変調を利用した高周波電力増幅器の振幅増幅経路に使用するのに適している。高周波入力信号21は、高周波入力信号から振幅成分を抽出する包絡線検出器22に

結合される。デルタ変調振幅増幅器20は、後で詳しく説明するクロック差分検出器23、量子化器24、D級増幅器25、低域フィルタ26、および利得／減衰段27を含む負帰還ループ28、を含む。

【0016】クロック差分検出器23と量子化器24は、高周波入力信号の振幅成分を表わすデジタル・ビット・ストリームを集合的に生成する。本発明の実施例では、D級増幅器がデジタル・ビット・ストリームの電流増幅を行なう。電流増幅は、デルタ変調振幅増幅器20を図1に示した位相出力段18の電源として動作させるために必要である。低域フィルタ26は、D級増幅器25の出力におけるデジタル・ビット・ストリームのローカル・デコードの役割をする。したがって、低域フィルタの出力は、デルタ変調増幅器の出力信号29を提供する。この出力信号は、高周波入力信号の振幅成分を線形増幅した大電流の信号である。

【0017】デルタ変調増幅器20の増幅器出力信号29は、利得／減衰段27を含む負帰還経路28に接続される。利得／減衰段は、増幅器の出力信号を増幅または減衰させて、包絡線検出器22によって生成される信号のレベルと実質的に釣り合ったレベルのフィードバック信号を提供する。利得／減衰段によって提供される利得または減衰は、デルタ変調振幅増幅器20によって提供される電圧の損失または利得を設定する。実際的な実施形態においては、デルタ変調振幅増幅器は、増幅器の出力信号を減衰させる利得／減衰段によって全体的な電圧利得が与えられる。

【0018】包絡線検出器からの信号と利得／減衰段からのフィードバック信号とが、差分検出器23に差分入力を提供する。差分検出器によって、包絡線検出器22の出力信号とフィードバック信号との差が検出される。差分信号の符号、すなわちフィードバック信号が包絡線検出器の出力信号よりも大きい小さいかによって、差分検出器と量子化器24が、集合的にデジタル・ビット・ストリームに1を加えるか0を加えるかが決まる。差分検出器と量子化器は、デジタル・ビット・ストリームがローカル・デコードによってデコードされるときに、信号の差が小さくなるように増幅振幅信号の振幅を変更するという意味で、集合的にデジタル・ビット・ストリームに1か0を加える。このように、デルタ変調増幅器によって生成された増幅振幅信号は、高周波入力信号の振幅成分を正確かつ線形にたどる。

【0019】図3は、本発明によるデルタ変調振幅増幅器30を含む高周波増幅器50のより詳細なブロック回路図である。デルタ変調増幅器30は、負帰還経路32がある以外は、前に図2に関連して説明したデルタ変調増幅器20と似ている。高周波入力信号52は、前に論じた通り位相成分と振幅成分に分解される振幅変調／位相変調信号である。位相成分は位相増幅経路40で増幅され、振幅成分は別の振幅増幅経路31で増幅される。

【0020】位相成分は、高周波入力信号52から、高周波入力信号を制限すなわちクリッピングすることによって振幅成分を除去するリミッタ41により抽出される。リミッタの出力は、高周波入力信号の位相によって変化する位相を有する一定の包絡線信号である。こうして生成された位相成分は、非線形の前置増幅器42によって増幅される。非線形前置増幅器は、そのような前置増幅器は線形増幅器よりも設計が容易であり、位相成分を線形に増幅する必要がないため使用される。

【0021】前置増幅器42の出力は、これもまた非線形増幅器である位相出力段43に提供される。非線形増幅器は、線形増幅器よりも実質的に効率が高く、また高周波入力信号52の位相成分には線形性が問題とならないために使用される。位相出力段には、出力の振幅が印加電源電圧を線形にたどる任意のタイプの高効率の増幅方式を使用することができる。たとえば、位相出力段には、C級、D級、E級またはF級の適切な任意の増幅器を使用することができる。本発明の好ましい実施形態は、E級増幅方式の変形を使用する。たとえば、N. SokalとA. Sokalによる論文「Class E - A New Class of High-Efficiency Tuned Single-Ended Switching Power Amplifiers」、IEEE Journal of Solid-State Circuits、Vol. SC-10、No. 3、1975年6月、pp168~176、および1975年11月11日に発行された米国特許第3,919,656号を参照されたい。しかし、そのような増幅方式の選択は、本発明を実施するために本質的なものとは考えられない。

【0022】前述のように、高周波入力信号52の位相成分は位相増幅経路40で増幅される。また、高周波入力信号の変調包絡線すなわち高周波入力信号の振幅成分を増幅し、次に増幅振幅成分と増幅位相成分を使って高周波出力信号を構成しなければならない。これを行うため、高周波入力信号52は、位相成分を除去することによって振幅成分を抽出する包絡線検出器33に結合される。高周波入力信号の振幅成分は、線形に増幅しなければならない低周波情報を包む。すなわち、振幅成分を増幅する増幅器は、位相成分出力段に提供された電圧と包絡線検出器33の出力電圧との間の線形電圧関係を維持しながら、位相出力段43により要求される量の電流を送らなければならない。本発明による振幅増幅経路31は、デルタ変調を利用して振幅成分の線形増幅を達成するデルタ変調振幅増幅器30を含むように構成される。デルタ変調振幅増幅器の出力段として働く非線形D級増幅器37は、量子化器36を介して、差分検出器35の出力信号によって駆動される。差分検出器は、包絡線検出器33および34の出力を入力として受け取る。差分検出器の出力信号の状態は、包絡線検出器34の出力が包絡線検出器33の出力よりも大きい小さいかによって決まる。

【0023】代替としてE級増幅器でもよいD級増幅器

37と、デルタ変調振幅増幅器30においてこの増幅器を駆動する増幅素子は、MOSで容易に製造することができるが非線形性が高い。しかし、減衰器39と包絡線検出器34を含む負帰還ループ32によって、D級増幅器だけでなく非線形増幅段も線形化される。図2に示したように、負帰還ループの入力を低域フィルタの出力に接続することができる。その場合には、包絡線検出器34は省略される。好ましい実施形態では負帰還ループ32の入力が高周波出力信号54に接続される。このように、負帰還ループにより、デルタ変調振幅増幅器は、D級増幅器37とこれを駆動する段の非線形性にもかかわらず、包絡線検出器33の出力と高周波出力信号54の包絡線成分との間に線形の電圧増幅を提供することができる。また、負帰還ループを高周波出力信号に接続することにより、負帰還ループが、電源入力電圧と高周波出力信号包絡線との間の位相出力段43の伝達関数の非線形性を修正することができる。

【0024】発明の好ましい実施形態は、スイッチキャパシタ回路を使って差分検出器35と量子化器36の両方を実現するが、これらの要素は様々な方法で容易に実施することができる。

【0025】従来のデルタ変調器は、低周波数入力信号に応じてデジタル・ビット・ストリームを集合的に生成する差分検出器および量子化器と、デジタル・ビット・ストリームをローカルにデコードするローカル・デコーダと、ローカル・デコーダの出力と差分検出器の間に接続された負帰還ループを含む。差分検出器と量子化器のいずれかまたは両方をクロックしてデジタル・ビット・ストリームのビット転送速度を決定する。本発明の好ましい実施形態においては、デルタ変調振幅増幅器30は、包絡線検出器33と34の出力の差によって出力電圧を生成する差分検出器35を含む。量子化器36は、デルタ変調振幅増幅器のデジタル・ビット・ストリームを生成する。量子化器は差分検出器35の出力を受け取り、差分検出器の出力電圧がしきい値レベルよりも大きい小さいかによって2つの状態のうちの1つをもつ出力電圧を生成する。差分検出器と量子化器の機能は、1つの回路素子に組み合わせることができる。

【0026】差分検出器35と量子化器36のいずれかまたは両方は、デジタル・ビット・ストリームのビット転送速度を決定する周波数のクロック信号（図示せず）によってクロックされる。量子化器の出力は、1クロック周期に1回だけ状態を変更することができる。したがって、量子化器によって生成されるデジタル・ビット・ストリームは、一連の1または0である。それぞれのクロック周期において、量子化器の出力は、差分検出器の出力がしきい値レベルよりも上か下かによって、1または0になる。たとえば、各クロック周期の始めにおける差分検出器の出力がクロック周期における量子化器の出力の状態を決定する。量子化器がデジタル・ビ

ット・ストリームに1を加えるか0を加えるかは、包絡線検出器33と34の出力の差の符号、すなわち、包絡線検出器34からのフィードバック信号が包絡線検出器33からの振幅成分よりも大きい小さいかによって決まる。差分検出器35と量子化器36のいずれかまたは両方をクロックし、またデジタル・ビット・ストリームのビット転送速度を決定するクロック信号の周波数（図示せず）は、低周波数入力信号の最も高い周波数成分の周波数の数倍である。クロック信号の周波数は、入力信号の最も高い周波数成分の約10倍であることが好ましい。クロック信号の周波数が高ければ高いほど、デジタル・ビット・ストリームをデコードしてデコード化アナログ信号を提供するときに生じる量子化雑音は小さくなる。

【0027】本発明の好ましい実施形態において、量子化器36の出力は、CMOS反転器によって実現されるD級増幅器37に結合される。D級増幅器は、量子化器からデジタル・ビット・ストリーム出力を受け取り、量子化器からのデジタル・ビット・ストリーム出力の0と1に従う低い電圧状態と高い電圧状態をもつ出力デジタル・ビット・ストリームを提供する。D級増幅器は、位相成分出力段43に必要な電源電流を提供できる大電流出力を有する。

【0028】デルタ変調振幅増幅器30は、また、本発明の好ましい実施形態においては外部の二次LCフィルタによって実現される、低域フィルタ38を含む。低域フィルタ38は、D級増幅器37によるデジタル・ビット・ストリーム出力のローカル・デコーダとして働く。ローカル・デコーダは、D級増幅器からデジタル・ビット・ストリーム出力を受け取り、デジタル・ビット・ストリームをデコードして、包絡線検出器33の出力を電流増幅したデコード化アナログ信号を生成する。また、デコード化アナログ出力は、包絡線検出器の出力を電圧増幅したものでもよい。低域フィルタの出力は、位相出力段43の電源入力端子44に接続される。

【0029】従来のデルタ変調器では、図2に示したように、ローカル・デコーダによって生成されたデコード化アナログ信号が差分検出器に戻され、そこで入力信号と比較される。差分検出器は、デジタル・ビット・ストリームの0と1の比率を変化させ、デコード化アナログ信号の波形を入力信号の波形に正確に一致させる。前述のように、低域フィルタ38の出力からのデコード化アナログ出力信号は、差分検出器に戻することもできるが、好ましい実施形態においては、包絡線検出器34によって抽出された高周波出力信号54の振幅成分が差分検出器35に戻される。

【0030】高周波出力信号54と包絡線検出器34の間の負帰還ループ32は減衰器39を含む。デルタ変調振幅増幅器30の利得を設定するためにフィードバック・パスに減衰器が提供される。この減衰器は、高周



波入力信号の振幅とほぼ等しくなるように高周波出力信号の振幅を小さくする。本発明の好ましい実施形態におけるデルタ変調振幅増幅器30では、減衰器は、出力信号電圧を約32分の1にし、約30dBの電力利得をもつ電力増幅器50に提供する。

【0031】減衰器39の出力は、高周波入力包絡線検出器33と等価な包絡線検出器34に結合される。この方法で、デルタ変調振幅増幅器は、包絡線検出器34によって検出された高周波出力信号の包絡線を生成し、入力包絡線検出器33によって検出される入力高周波信号の包絡線と一致させる。高周波入力信号の包絡線成分と高周波出力信号の包絡線成分に差がある場合は、その差を利用して、差分検出器35が差を相殺するようにデジタル・ビット・ストリームを修正する。したがって、初期のハンティング期間の後、高周波入力信号の包絡線成分を増幅する線形性はほぼ完全となる。

【0032】振幅増幅経路31の出力において増幅された振幅成分は、位相出力段43の電源として使用される。位相出力段では、高周波入力信号の増幅された振幅成分が、高周波入力信号の増幅された位相成分を振幅変調して、位相および振幅変調された高周波出力信号54を生成する。

【0033】振幅増幅経路31におけるデルタ変調増幅器30は、標準のCMOS技術を利用して実現することができる。差分検出器と量子化器は、オフセット相殺機能を有する離散系スイッチキャパシタ回路である。D級増幅器は、一連のCMOS反転器を使って実現されるプッシュプル増幅器である。低域フィルタ38は、独立した1つのインダクタと1つのキャパシタから成る。

【0034】デルタ変調振幅増幅器30の負帰還ループ32は、二次低域フィルタ38によってもたらされる2つの低周波数極を有する。安定性を保証するためにはこのループを周波数補償しなければならない。周波数補償は、低周波数極の一方を取り消すゼロを挿入することによって達成される。周波数ゼロは、 $(1 - az^{-1})$ のz領域伝達関数を有する離散系スイッチキャパシタ回路を使って実現される。離散系補償回路は、差分検出器35によってマージすることができる。帰還ループの安定性は、オンチップ離散系スイッチキャパシタ回路を利用することによって達成することができる。

【0035】振幅増幅経路のデルタ変調振幅増幅器30によって提供される増幅効率は、従来のスイッチング・モード電源の効率に匹敵する。

【0036】振幅増幅経路31にデルタ変調振幅増幅器30を使用することにより、効率的で線形の高周波電力増幅器を低コストのCMOS技術で実現することができる。この手法は、(前述の)パルス幅変調に基づく従来の設計よりも優れていると考えられる。極性変調した高周波電力増幅器の振幅増幅経路にデルタ変調振幅増幅器を使用することにより、パルス幅変調を基本とする設計

よりも小さなひずみの高周波出力信号が提供される。デルタ変調振幅増幅器は、CMOS技術を使って実現される比較的簡単かつ壊れにくいスイッチキャパシタを利用して実現することができる。デルタ変調振幅増幅器は、パルス幅変調に基づく方式と違って、のこぎり歯波形発生器を要しない。

【0037】本発明を、好ましい実施形態に関して説明したが、当業者は、本発明の範囲から逸脱せずに本明細書に記載した実施例以外の応用例が代用できることは容易に理解されよう。

【0038】以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。

【0039】[実施態様1]入力信号の振幅成分用の振幅増幅経路(31)と、前記振幅増幅経路におけるデルタ変調振幅増幅器(30)と、前記入力信号の位相成分用の位相増幅経路(40)であって、該位相成分増幅経路が、前記振幅増幅経路に結合されて前記デルタ変調振幅増幅器から増幅後の振幅成分を受け取り、該増幅後の振幅成分と前記位相成分とにตอบสนองして、前記入力信号に位相と振幅とが線形に関連する出力信号を発生する位相増幅経路(40)と、を備えて成る線形電力増幅器(50)。

【0040】[実施態様2]前記デルタ変調振幅増幅器が、D級電力増幅器(37)を備えて成ることを特徴とする実施態様1に記載の線形電力増幅器。

【0041】[実施態様3]前記デルタ変調振幅増幅器が、前記出力信号の振幅成分を前記入力信号の振幅成分と比較する差分検出手段(35)を備えて成ることを特徴とする実施態様1に記載の線形電力増幅器。

【0042】[実施態様4]前記入力信号の振幅成分を検出し、該振幅成分を前記差分検出手段に結合する第1の包絡線検出手段(33)と、前記出力信号の振幅成分を検出し、該振幅成分を前記差分検出手段に結合する第2の包絡線検出手段(34)と、をさらに備えて成る実施態様3に記載の線形電力増幅器。

【0043】[実施態様5]前記位相増幅経路(40)が、前記振幅増幅経路(31)によって生成される前記増幅後の振幅成分に依存する出力振幅を有する高効率な出力段(43)を備えて成ることを特徴とする実施態様1に記載の線形電力増幅器。

【0044】[実施態様6]高周波入力信号の位相成分を増幅して高周波出力信号を発生する位相出力段(43)と、前記位相出力段の電源として接続され、デルタ変調により前記高周波入力信号の振幅成分を増幅して、前記高周波出力信号を振幅変調する増幅増幅信号を発生するデルタ変調振幅増幅器(30)と、を備えて成る高効率線形高周波電力増幅器(50)。

【0045】[実施態様7]前記高周波入力信号が振幅変調/位相変調信号を有し、前記電力増幅器が、前記高周波入力信号を位相成分と振幅成分とに分解する分解手段



(33、41)と、前記位相成分と振幅成分とを個別に増幅する個別増幅経路(31、40)と、をさらに備えて成ることを特徴とする実施態様6に記載の電力増幅器。

【0046】【実施態様8】前記高周波入力信号を受信するよう結合され、該高周波入力信号から位相成分を取り除くための包絡線検出器手段(34)をさらに備えて成ることを特徴とする実施態様6に記載の電力増幅器。

【0047】【実施態様9】前記デルタ変調増幅増幅器が、前記高周波入力信号の包絡線を検出する包絡線検出手段(34)と、前記高周波出力信号から得られたフィードバック信号の包絡線を検出するフィードバック包絡線検出手段(33)と、前記高周波入力信号の包絡線と前記フィードバック信号の包絡線との差の符号に依存する状態をそれぞれ有するビット・ストリームを発生するためのクロック差分検出器手段(35、36)と、前記デジタル・ビット・ストリームを電流増幅する非線形増幅器手段(37)と、前記非線形増幅器手段によって出力された前記デジタル・ビット・ストリーム出力を復号することによって、前記増幅振幅信号を生成するローカル・デコード手段(38)と、を備えて成ることを特徴とする実施態様6に記載の電力増幅器。

【0048】【実施態様10】効率よくかつ高い線形性で高周波電力を増幅する方法であって、デルタ変調を利用して高周波入力信号の振幅成分を増幅し、増幅振幅信号を発生するステップ(30)と、前記高周波入力信号の位相成分を増幅して位相変調された高周波出力信号を発生するステップ(42、43)と、前記増幅振幅出力信号を使って前記位相変調された高周波出力信号を振幅変調し、振幅と位相とが変調された高周波出力信号を生成するステップと、を備えて成る方法。

【0049】【実施態様11】デルタ変調を利用して増幅する前記ステップが、前記高周波入力信号の包絡線と前記高周波出力信号から得られるフィードバック信号の包絡線とを検出するステップ(33、34)と、前記検出ステップにおいて検出された前記フィードバック信号の包絡線と前記高周波入力信号の包絡線との差の符号に依存する状態を各ビットが有するデジタル・ビット・ストリームを発生する段階(35、36)と、前記ディジ

タル・ビット・ストリームをローカルに復号して前記増幅振幅信号を生成するステップ(38)と、を備えて成ることを特徴とする実施態様10に記載の方法。

【0050】

【発明の効果】以上説明したように、本発明を用いることにより、高周波入力信号を線形性良く増幅できる、高効率の高周波増幅器を提供することができる。また、この高周波増幅器は、MOSのような低コストのプロセスを利用して作製することができる。

【図面の簡単な説明】

【図1】包絡線除去および復元を利用した従来の高周波増幅器のブロック回路図である。


【図2】本発明によるデルタ変調増幅増幅器の簡略化したブロック図である。

【図3】本発明によるデルタ変調増幅器を利用した高周波増幅器のより詳細なブロック回路図である。


【符号の説明】

- 20：デルタ変調増幅増幅器
- 21：高周波入力信号
- 22：包絡線検出器
- 23：クロック差分検出器
- 24：量子化器
- 25：D級増幅器
- 26：低域フィルタ
- 27：利得／減衰段
- 28：負帰還ループ
- 29：出力信号
- 30：デルタ変調増幅器
- 31：振幅増幅経路
- 32：負帰還経路
- 33：包絡線検出器
- 35：差分検出器
- 36：量子化器
- 37：非線形D級増幅器
- 41：リミッタ
- 42：非線形前置増幅器
- 43：位相出力段
- 52：高周波入力信号
- 54：高周波出力信号


【図1】



【図2】



【図3】



**THIS PAGE BLANK (USPTO)**